Reference :
最近設計上遇到很困難的timing問題
找了一下怎麼減少negativ slack 的網路上的討論
主要的方法有下面幾個
調慢clock(如果可以的話)
如果是Register到Register間,相同的clock,可以在中間再加一級暫存器
如果是Register到Register間,不同的非同步clock,可以設定兩個clocks
false path
如果是input,output到register,則設定input
output delay constraint
如果是controlling register,設定後不會再更改,則可以設定為false
path
如果兩個非同步的clocks之間,可以設定false
path
兩個不會互相交互作用的core,可以設定false
path
如果clock與reset的fanout太大,可以設定dont
touch
使用更快的Flip flop
