Eagle Note

Eagle Note

• 檔案名稱要取板子序號
• library frame A3P LOC

製作Synbol

• 打開公司的 library
• 按工具列的synbol,輸入名稱,然後確定產生一個新的synbol
• 將格子的間隔調成0.1 inch
• 由左上方開始把PIN由上往下,逆時鐘排序,每個PIN都要在GRID上,不然之後再schematic 尚無法跟其他pin相接
• 要把圖形的移動中心放在整個synbol的中央
• 分別改變pin的名稱使其只出現數字,或與spec相輔
• 點選左邊的工具列change-visible-pad,然後分別點選每一個pin,使其只顯示pad
• 用原點或是斜線來標記第一個pin的位置
• 放text „>NAME“ 選font proportional , layer 選95 Names
• 放text „>VALUE“ 選font proportional , layer 選96 Values

製作Package

• 依照spac把間隔大小改成pad的間距
• 放入pad,逆時鐘旋轉由左上開始
• 將pad的名稱改成純數字,或與spec相輔
• 用layer為21tPlace 的線來畫框框,需稍微大於pad
• 用斜線或是圓點標記第一個pad的位置
• 放text „>NAME“ 選font vector , layer 選25 tNames
• 放text „>VALUE“ 選font vector , layer 選27 tValues

製作Device

• 將device命名
• 加入synbol與package
• 將pin連線起來
• 右下方會有一個prefix,可以取IC或是Con,讓之後引用時電路圖較易讀

-----------------------------------------------------------

spec note 

比如像這樣的圖

上面表示inch 下面是mm

這樣表示pad的Bohrung or Drill 為0.86 mm

Durchmesser or Diameter 須自動加0.3 mm 為1.16 mm

下面的AB不用理它

有點不確定是不是這個意思,下面的解釋不能全然相信阿XDDDD

在方形的外層要放PAD,為了要讓這個PAD之後可以放VIA接地,所以在Schematic多放一個接地的腳,然後接上這個方形PAD, 在Eigenschaten把Stop跟Cream的選項拿掉,在內圈要放可以焊錫的層,所以放29 tStop,讓製造商不要將它弄成綠色,蛤? 該好好找個pcb的書來讀了,不能這樣一知半解下去 

如果需要寬度不同的wire,可以在這邊更改,如果沒有改DRC會出現很多Clearance的錯誤

,通常100 ohm的高速wire,在四層的layer,先從SMA走寬度230um出來相遇後轉160um到pad,如果是兩層Layer的話,wire就得是2850um來達到100 ohm阻抗

設定layout為四層

本來的Limit 是1mm, 這樣的話如果我用的Via小於1mm時, 它就會自動付蓋上綠色的保護層, 我用的Via直徑是0.3 mm, 如果把limit改成0.2 則會讓via打開,表示上面銅線不被覆蓋,讓使用者可以用細的炭棒來量測訊號

設好layer時可以選顏色

1. 把原件排在適合的位置,要先考慮設計以及原件間的間距應該是多好,量好考慮好再放原件
2. 原件放的位置應該要在整數或是每0.5間隔的mm
3. 第三層藍色會整個鋪地線Polygon,明名為GND
4. 繞線時,高速的線必須要等長,且轉彎處要像流水一樣彎曲,在直線的部分用Meander來將線路弄為等長
5. 用smash將原件的特性打開,讓使用者可以移動name與value,將value刪除,名稱移動到附近的位置,注意名稱必須為25tNAMES Layer,它才會在版子上出現,其他額外加的label也要注意layer層要在25
6. 如果板子還有子版,要注意會測量到的via不要壓在子板下面
7. 繞完以後選所有的層然後run DRC
8. DRC內,沒有繞到的線不會顯示錯誤,所以要將所有的層隱蔽只show 19unrouted來看哪裡沒繞到
9. check 使用者需要所有via open or close
10. 檢查所有的via是不是都在1-16 layer,有時候它會自己跳掉
11. 最後繞IC的power pin時,要把Capacitor放在pin旁邊,如果沒有位置也可以放bottom,
    可以直接繞,也可以將pin拉出來接Via,capacitor也接via,在將兩個via連在一起放在從Power連過來的polygon下,接地的pin就直接接到via,如果ic有很多power pin的話,只接一個via在接polygon也可以,但是兩個會讓電源比較穩定

12. 最後在板子上放上所需要的資訊,板子或是IC的序號
13. 為了製造商方便最好在每個Layer分別標示出來

在ic旁邊的電容,最好鋪上一層地線的polygon,如圖上的2,讓整個電容可以在'溫暖'的環境下達到穩定(德文是這樣說的)

最後送出後需要寫bom表

bom表的檔案名稱須為4開頭 4xxxxxx

重要的原件要放最前面

每個原件的名稱,數值,個數,package的型態都要列出來

最後是pcb的大小與原件的總數

-------------------------------------------------

在高速的differential訊號下,它的下一層要整個鋪地來保護高速訊號不會受到干擾,如果只有一個lane就不需要用meander

如果需要用到uBGA那樣的packet必須用via in Pad , 如下圖所示, 要先把via的max 與 min值改掉,因為我需要0.15mm的drill與0.25的diameter,所以要設進去的值為(0.25-0.15)/2 = 0,05mm, 但是其它的via也會自動跟隨,所以記得手動改回正常值,在下圖中,內圈的via只走1-2 Layer 這樣裡面的訊號才可以走第三層出來, E5與C3 Via走1-16 Layer

Differential

如果是兩層板H為1600, ER 通常為4.9

top 與botton的厚度看eagle內的設定

頻率基本上造成的差別不大

S一定要比100um大,不然要加很多錢

微調W的值,讓differential line的impedence維持在100 ohm

如果是單線寬的話,則維持impedence在50 ohm